场效应晶体管
无结场效应晶体管（Junctionless Field Effect Transistor, JLT）是场效应晶体管的一种，由源极、漏极及中间的金属-氧化物-半导体(Metal-Oxide-Semiconductor, MOS)电容结构构成。与传统的金属-氧化物-半导体场效应晶体管（Metal-Oxide-Semiconductor Field Effect Transistor, MOSFET）器件不同，源极、沟道及漏极的杂质掺杂类型相同，无PN结，属于多数载流子导电器件。JLT利用栅极偏置电压改变垂直于导电沟道的电场强度，使沟道内的多数载流子累计或者耗尽，从而调制沟道电导控制沟道电流。无结场效应晶体管(JLT)已被提出作为传统MOSFET的替代品，以减轻传统晶体管由于特征尺寸微缩所面临的技术挑战。
1928年，Julius Edgar Lilienfeld 申请了名为“一种控制电流的器件（Device for controlling electric current）”的美国专利（专利号1900018）。 该专利首次提出了场效应晶体管（Field Effect Transistor, FET）的概念，器件结构如图3所示。铝金属栅（10）与硫化铜沟道（12）由氧化铝栅介质材料（11）隔绝。施加电压于铝金属栅，产生的电场将控制由源极（14）到漏极（15）的电流。施以足够大的栅电压，硫化铜薄膜中的载流子将被耗尽，从而调节其电导率。理想情况下，可完全耗尽硫化铜薄膜里的载流子，此时沟道电阻变成准无限大，器件处于关闭状态。在硫化铜薄膜（12）上开一个V型沟槽（13）有助于在此处将硫化铜薄膜里的载流子耗尽，使器件更容易关闭。一定意义上说，Lilienfeld提出的固态晶体管即是无结场效应晶体管（Junctionless Transistor）。遗憾的是Lilienfeld没有发表任何关于该器件的研究文章。限于当时有限的半导体知识及技术条件，人们还不能制作出这种正常工作的无结场效应晶体管器件。
Lilienfeld发明的第一个固态晶体管。
2005年，为克服结型场效应晶体管器件在纳米尺度所面临的难以逾越的障碍，肖德元等人首次提出了一种圆柱体全包围栅无结场效应晶体管（Gate-All-Around-Cylindrical Junctionless Field Effect Transistor, GAAC JLT）及其制作方法（半导体器件、含包围圆柱形沟道的栅的晶体管及制造方法，中国发明专利号：ZL200910057965.3）。该器件利用全包围栅圆柱形纳米线架构，由包围整个成形为圆柱形的沟道的实质上数目无穷的栅控制，改进了器件性能，提高了器件按比例缩小的能力，可有效避免传统多栅鳍型场效应晶体管存在的问题。同时该器件克服了不对称场积聚,器件沟道的电完整性得到改善。该器件制作简易，与传统平面CMOS技术兼容较好。
圆柱体全包围栅无结场效应晶体管结构示意图
2009年，肖德元等人首次发表了圆柱体全包围栅无结场效应晶体管（GAAC JLT）基于沟道全耗尽的紧凑型模型并推导出该器件的电流-电压方程表达式。器件模型与Synopsys Sentaurus三维器件仿真结果较为吻合。与其他常规鳍型场效应管器件(FinFET)相比, SOI圆柱体全包围栅场效应晶体管工作在积累模式下, 电流流过整个圆柱体, 载流子迁移率高, 噪声低频, 可避免多晶硅栅耗尽及短沟道效应, 增大了器件的阈值电压，器件性能得到较大改善。
2010年，爱尔兰Tyndall国家研究所的J. P. Colinge等人 [3] 研制成功了三栅无结场效应晶体管。该器件不再采用超陡掺杂浓度梯度，有着更少的器件工艺热预算。与传统晶体管相比，该器件具有完整的CMOS晶体管功能，并使用硅纳米线制成。它们具有接近理想的亚阈值摆幅、极低的漏电流以及更小的迁移率恶化。
三栅无结场效应晶体管器件结构示意图
2011年，基于圆柱体全包围栅无结场效应晶体管(GAAC JLT）的器件工艺，新加坡IME的P. Singh等人研制成功了圆柱体全包围栅无结场效应晶体管。相较于传统的工作于反型模式的圆柱体全包围场效应晶体管，该器件表现出更加优异的电学性能、极低的低频噪声及高可靠性。
2012年，IBM实验人员提出了一种基于SOI平面结构的无结场效应晶体管。器件沟道采用梯度分布式浓度掺杂，由外及内逐渐降低。该结构远离栅极的沟道杂质掺杂浓度逐渐降低，沟道内的载流子容易耗尽，降低了器件关态漏电流。相比于传统的无结场效应晶体管，该结构可有效减弱短沟道效应，进一步提高器件性能。
基于以上研究，肖德元等人 对其早期提出的圆柱体全包围栅无结场效应晶体管器件结构进行了改进：采用磷或硼掺杂的二氧化硅牺牲层，经高温无线表面源扩散，在圆柱体纳米线沟道内形成梯度掺杂浓度分布，由表面至中心浓度逐渐降低。该结构可有效抑制短沟道效应，同时表面离子掺杂浓度较大可使无结场效应晶体管具有较大的驱动电流，从而提高器件性能。此外通过扩散方式形成掺杂离子浓度梯度，方法简单且易控制。器件模拟结果显示，器件的性能可以进一步得到改善。
沟道掺杂浓度梯度分布GAAC JLT器件结构示意图
2015年，三星电子K. T.?Park等人报道了基于无结场效应晶体管制备的三维垂直堆栈结构的NAND闪存产品技术。该芯片具有24层堆叠的字线（WL），除最底层的单元选择晶体管为常规反型模式的晶体管，其余每个字单元晶体管均为基于电荷捕获闪存无结薄膜晶体管（JL Charge Trap Flash Thin-Film Transistor, JL-CTF TFT）。相比于传统反型模式器件，该产品写入/擦除速度快，内存窗口大，耐力持久，表现更优异。
无结场效应晶体管器件特点 无结场效应晶体管是电压控制器件，不需较大信号功率。栅极偏置电压可360度方向将圆柱体沟道内的载流子由表及里耗尽，大大增强了栅极对圆柱体沟道的控制能力，有效降低了器件的阈值电压。由于避开了不完整的栅氧化层与半导体沟道界面，沟道内的多数载流子在圆柱体沟道体内而非表面由源极到达漏极，载流子受到界面散射影响有限，提高了载流子迁移率，噪声较低。相比于传统的反型沟道MOS场效应晶体管，无结场效应晶体管属于多数载流子导电器件，沿沟道方向靠近漏极的电场强度较低，提高了器件性能及可靠性。该器件制作工艺简单，与传统平面CMOS技术兼容较好。
